DSP Tutorial-Architecture对于复杂的DSP算法移植
这DSP教程页封面因素而实现DSP算法适合DSP体系结构。桶移装置,它还涵盖了乘数的概念,MAC单元ALU,芯片内存、并行和流水线。DSP广泛用于基带开发等无线技术wimax, LTE和WLAN-11ac 11广告等。
通用DSP芯片寄存器来存储变量上应该/数据/中间结果。它将对芯片内存或外部内存以及对DSP的接口存储输入和输出信号向量。它将对芯片程序内存或外部存储器存储代码/程序和恒定的数据。
DSP算法通常需要以更高的速度和应提供准确的结果满足系统需求在当今复杂的通信系统如LTE, WiMAX和CDMA等。为了实现这一目标需要修改/变更后在DSP体系结构使DSP工作效率。
乘数-并行阵列乘数通常为DSP应用程序而设计的。速度、精度和动态范围被认为是。
桶移装置——通常需要一个时钟周期转变一点向左或向右。这样的计划消耗大量的周期多一点变化。对DSP特殊类型的移动装置通常被称为桶移器设计,这种转移多个比特在一个指令周期因此resuces激烈的周期。
MAC单位- MAC单元设计,这样它将两个乘法和积累操作在一个指令周期操作这两个并行操作。开展512 MAC操作,513需要执行周期。如果一个MAC单位需要100 nsec所需总时间将大约513 X 100 X 109= 51.3微秒。
运算器——算术逻辑单元是专门为DSP操作在考虑溢出,下溢和迹象。
特殊的寻址模式,如循环寻址和钻头扭转解决用于DSP算法。循环寻址是用来照顾时域信号的连续流在一个循环的缓冲区在基带接收器链。钻头扭转寻址的用于实现传输线/ FFT算法在复杂通信基带发射机/接收机的设计。
DSP架构总线和内存
例如我们需要执行以下指令在一个单一的周期。
添加一个B
为了映射这个和运行在一个指令周期,DSP需要有单独的程序和两个数据记忆有自己的单独的地址/数据总线。这使得DSP获取和执行该指令在一个指令周期。
在芯片的记忆中芯片程序内存将速度比内存芯片,芯片内存需要de-multiplex地址/数据总线在访问代码/数据从外部内存。
并行性意味着可用性的多个功能单元(算术单元),这样计算地址和数据并行将由独立的单位。
其他的例子是苹果硬件的设计考虑速度的角度。使用MAC的数量单位是有限的减少代码执行的循环计数。
流水线流水线并行指令的执行手段,加快程序的执行。
以下参数为每个算法确定以决定哪些DSP体系结构是最好的地图正在开发的DSP算法。
1。信噪比范围内,算法效果最好。
2。输入和输出数据率。
3所示。数据/变量的内存大小。
4所示。处理时间或延迟。
5。代码大小或程序的大小。
6。在ASIC流模块的功耗。
7所示。类型的操作即算术和逻辑。
8。大量增殖和积累操作
9。比例的抽样信号即抽样或下降
有用的DSP的链接
请参考我们的页面DSP-FPGA评估板上非常有用的各种无线IP核移植和DSP算法。
请参考我们的页面DSP芯片供应商/制造商。
请参考我们的页面什么一个DSP。
其他无线教程
无线个域网多载波CDMAGSMCDMAWiMAX无线局域网GPRS