异步FIFO设计|异步FIFO Verilog代码
异步FIFO设计指的是一个FIFO设计在值写入的数据从一个时钟域和FIFO存储器读取数据值从不同时钟域,在这两个时钟域是异步的。异步FIFO的广泛用于安全地通过数据从一个时钟域到另一个时钟域。连续阅读异步FIFO的设计pdf下面提供了异步FIFO试验台用verilog语言编写。
pdf涵盖以下主题以设计异步FIFO。
•框图异步FIFO的FIFO存储器、二进制和灰色计数器,同步器,空和完整的逻辑块等。
•输出波形
•试验台用verilog编写的
•逻辑合成总结报告
•FIFO从verilog代码转换的示意图
相关链接
FPGA是什么
ASIC和FPGA
FPGA工具包fpga评估装备制造商
硬件描述语言(VHDL)的教程
FPGA实现再分配
智能天线波束形成使用FPGA